PAVIA
Chef de projet et concepteur analogique expérimenté dans le groupeAutomotive Product GroupPower Train and Safety R&D au sein de STMicroelectronics, avec une expérience de neuf ans dans laconception de smart power ASIC pour le marché de l'automobile, j'ai atteint un niveau considérable d'autonomie dans la conception d'architectures de power management insérés dans des contextes ASIC – comme un Airbag, un ABS, un Battery management system, un Brushless Three-Phase Motor Driver –et réalisés pour des clients internationaux leaders, en utilisant des technologies BCD, capables de traiter le signale, la puissance, et d'y intégrer la partie digitale, dont le champ d'application est toujours plus vaste. En tant que responsable du projet, j'assure aussi le suivi des phases de validation du prototype au banc de test et en supportant les testing engineers. Mon but est de maximaliser la fiabilité (définition de schémas de cartes électroniques de test et des stimulations avec la discussion des résultats), la solidité (structure de protection haute tension, utilisation de librairies réservées aux architectures ESD et de contre-mesures pour le Latch-Up), la EMC et la sécurité fonctionnelle (documentation FMEA et FMEDA). J'applique des méthodologie et des techniques de conception et de vérification à travers l'utilisation de simulateurs analogiques transistor level du type spice-like et mixtes.
Un aspect fondamental du rôle du design project leader est la gestion du client : de l'étude de la faisabilité d'une fonction jusqu'à la gestion de spécification entière et à l'implémentation des procédures requises par la ISO26262 (functional safety); des communications techniques dans toutes les phases du projet jusqu' à la pianification de la validation au banc de test du prototype et de nouvelles versions du dispositif.
Mes compétences :
automotive
Simulink
integrated circuit design
cadence
motor driver
High Voltage
Airbags
ASIC
Pas de contact professionnel
