Geoffroy CHANQUER

En résumé

Entreprises

• Ausy - Ingénieur conception AUSY pour SAGEM DS

  Sèvres Cedex 2014 - 2015 Objectif:
  Conception et pilotage technique de sous-traitant pour la fabrication d'un système optronique pour application navale.
  
  Résultats:
  Réalisation d'une baie de traitement vidéo et d'un système de contrôle de secours d'un périscope.
  
  Compétences:
  Rédaction de documentation technique et contractuelle, interface sous-traitant - donneur d'ordre, gestion planning, cycle en V, recette fonctionnelle (prototype et série), leadership.

• Ausy - Ingénieur conception électronique AUSY pour SAGEM DS

  Sèvres Cedex 2014 - 2015 Objectif:
  Conception de cartes électroniques numériques/analogiques durcies dans le cadre de la réalisation de systèmes de conduite de tir.
  
  Résultats:
  Conception de deux cartes électroniques d'interface en technologie flex.
  Conception d'une carte électronique analogique/numérique (>1000 composants).
  
  Compétences:
  Électronique embarquée, alimentation à découpage, amplificateur d’instrumentation, FPGA gamme SPARTAN, PLL, liaison série (I2C, RS232/422), optocoupleurs, relais statique, circuits imprimés en technologie FLEX,… .

• Ausy - Architecte électronique AUSY pour SAGEM DS

  Sèvres Cedex 2014 - 2014 Objectif:
  Valider la faisabilité d’une évolution de fonctionnalité sur une carte de contrôle commande de tir pour application marine.
  
  Résultats:
  Présentation du document d’architecture au client.
  Réalisation d'une carte contrôle commande sur la base de l'architecture préconisée.
  
  Compétences:
  Électronique numérique, FPGA gamme SPARTAN, logiciel de CAO Sketchup.

• CEA LIST - Ingénieur Chercheur stagiaire

  2013 - 2013 Objectifs :
  Recherche bibliographique sur les thématiques des architectures FPGA et des mémoires NVRAM. Création d'un banc test - programmation pour un FPGA nouvelle génération (utilisant des mémoires de configuration MRAM) destiné à évoluer en milieu irradié.
  
  Résultats:
  Validation fonctionnement du FPGA.
  Acceptation d'un abstract :«Dynamically Reconfiguration FPGA based on TAS MRAM Technology » à l’ISSCC2013 session Technology Trend.
  
  Compétences : organisation, gestion de projet (sous traitant et partenaires - LIRMM, société MENTA -); langage de description HDL; langage C; conception de carte électronique.

• Adénéo - Ingénieur Stagiaire

  2010 - 2011 objectifs : veille technologique sur le thème de l'Energy harvesting. Création d'un module déporté (capteur de température, architecture microprogrammé) autonome en énergie.
  
  Résultats : Document de veille technologique (base pour de futur travaux du service). Module communicant déporté (utilisant les effets thermoélectrique et piézoélectrique).
  
  Compétences : autonomie, organisation et gestion de projet (diagramme de Gantt, cycle en V), écriture des documents de conception et de test, langage de programmation C, architecture microprogrammé, notion de CEM, création de carte électronique, protocole de communication Zigbee.
  

• RATP - Technicien en électronique stagiaire

  Paris 2007 - 2007 Objectifs : maintenance de cartes électroniques permettant de vérifier la commutation des relais de contrôle d'un PHT (Poste Haute Tension).
  

Formations

• Ecole Centrale De Lyon/ INSA Lyon Et Université Claude Bernard Lyon

  Lyon 2011 - 2012 Master de recherche - Electronique et Systèmes Embarqués
  
  Mention EEAP (Electronique Electrotechnique Automatique Procédés

• INSA De Lyon (Villeurbanne)

  Villeurbanne 2009 - 2012 Ingénieur Génie Electrique spécialisé dans Systèmes Electroniques Intégrés

• Lycée Diderot

  Paris 2008 - 2009 Formation non diplomante - Mention bien

• Lycée Diderot

  Paris 2006 - 2008 BTS Système Electronique (huitième de l'académie Paris - Créteil - Versailles)

• Lycée Diderot

  Paris 2004 - 2006 Baccalauréat STI - Genie Electronique (mention bien).

Réseau

• Catherine SAUTAI MARINIER

• Jérémy BROSSARD

• Julie HUE

• Laurent MALLET

• Ludovic LAGOUARDETTE

• Marc L.

• Pascal VALLEE

• Sensel MEASUREMENT

• Thomas CAUCHY